誤り訂正符号による演算器の小面積耐故障設計法

吉田 卓矢^{1,a)} 山森 一人^{2,b)} 相川 勝^{3,c)}

概要:宇宙環境下などでの稼働を想定した機器の設計は,重量などの制限を満たし,かつ耐故障機能を有 することが不可欠である.本稿では,面積コストの小さい演算器の耐故障化を目的に,誤り訂正符号の一 種であるブロック符号による誤り検出と誤り訂正を応用した耐故障設計を提案する.提案手法では,対象 の演算器の演算結果と冗長符号生成器によって符号語を生成し,それを復号することで故障を検出する. また,復号結果から誤り訂正を行うことで故障を隠蔽する.提案手法は三重化設計より面積コストが小さ く,またシミュレーションにより故障の検出と隠蔽が可能であることを示す.

キーワード:高信頼化技術,誤り訂正符号,耐故障設計,小面積設計

Small Area Fault-tolerant Design for Arithmetic Devices by Error-correction Code

Takuya Yoshida $^{1,a)}$ Kunihito Yamamori $^{2,b)}$ Masaru Aikawa $^{3,c)}$

Abstract: Fault-tolerance is a key technology for equipments working in harsh environments. Combination of triple modular redundancy and fine-grained design shows high fault tolerance, but additional circuits occupy large area resources. In this paper, we propose a fault tolerant design for the arithmetic devices with small area resources. We focus on error detection and error-correction by error correction code. Our method directly generates error-correction code for target arithmetic device from input data. Device failure is detected by decryption of error-correction code, and errors by device failure are corrected by decrypted results. We evaluated our method by implementation and simulation.

Keywords: high-reliability, error correction code, fault-tolerant design, small area design

1. はじめに

近年の技術革新に伴い,宇宙探査機や災害救助用のレス キューロボットなど,劣悪な環境下での長期稼働を想定し た機器が数多く設計・運用されている.こういった機器で は,故障の修繕やメンテナンスを人手で行うことが非常に

^{b)} yamamori@taurus.cs.miyazaki-u.ac.jp

困難であるため,耐故障を考慮した設計が行われる.特に, 宇宙環境下で稼働させる機器の設計では,消費電力や総重 量など,地上での稼働を想定した機器よりも厳しい制限の 下で設計を行う必要がある.また,放射線の影響による故 障の発生確率の上昇も考慮する必要があるため,耐故障技 術の向上は非常に重要かつ急務である [1].

耐故障設計は、故障の検出や診断、復旧や隠蔽などの機能を内蔵することで、機器の機能を維持する設計である. 故障の復旧は、故障の種類に応じて異なる対応をとる場合が多く、一時的な故障には内部状態のリフレッシュ、永久的な故障には予備部品との交換といった対応がとられる. また、故障検出手法としては、一定の領域を順次診断する Roving STAR [2] や、複数の同一回路の出力比較によって 故障を推察する多重化などが用いられる.中でも多重化は、

¹ 宮崎大学 工学研究科

Graduate Engineering, University of Miyazaki, Japan ² 宮崎大学 工学教育研究部

Faculty of Engineering, University of Miyazaki, Japan
 3 宮崎大学 工学部 教育研究支援技術センター
 Technical Center, Faculty of Engineering, University of

^{a)} yoshida@taurus.cs.miyazaki-u.ac.jp

c) aikawa@taurus.cs.mivazaki-u.ac.jp



図 1 Roving STAR による故障診断. Fig. 1 Fault diagnosis by Roving STAR.

単純な設計でありながら、故障検出機能と故障隠蔽機能を 内蔵した手法であり、近年の研究では多重化の一つである 三重化(TMR:triple modular redundant) [4] をベースと した研究が多く行われている.また、設計粒度を細かくす ることで故障の影響範囲を小さくするとともに、予備回路 を多く内蔵する細粒度設計と併せた細粒度 TMR [5] は高 い信頼性を示す.しかし細粒度 TMR による設計では、設 計粒度を細かくするほど故障判定回路を増設する必要があ り、それに伴って面積規模が増大するという欠点がある.

本稿では、耐故障性と面積効率の両立を目的とし、誤り 訂正符号を応用した故障検出および故障隠蔽機能による耐 故障設計法を提案する.設計ツールを用いて TMR と提案 手法による回路設計を行い、回路の面積規模を比較するこ とで面積効率の定量的な評価を行うとともに、動作シミュ レータによる稼働実験を行うことで耐故障機能の検証を 行う.

2. 関連研究

2.1 Roving STAR

Roving STAR [2] は、FPGA (field-programmable gate array) などの動的再構成機能を持つデバイスを前提とした 設計法であり、STAR (Self-Testing ARea) と呼ばれる故 障診断対象の回路領域を順次移動させることで、全領域の 故障検出を行う自己診断型の故障検出手法の一つである.

処理手順としては、まず、デバイスの未使用領域を最初 のSTARとして診断を行う.それが完了すると隣の領域の 機能を現在の領域に複製し、隣の領域を次のSTARとして 診断を行う.これを繰り返し、STAR が全領域をくまなく 巡回することで故障検出を行う.Roving STAR は、未使 用領域の確保や機能の複製の際にデバイスの動的再構成機 能を用いることで、全体の処理に影響を与えることなく全 体の故障診断を行える手法である.

2.2 多重化設計

多重化設計 [3] は,複数の同一回路の処理結果を比較す ることで故障の検出と隠蔽を行う手法である.複数の同一



Fig. 2 An example of fine-grained design.

回路による冗長設計を総じて多重化設計と称するが,二重 化(DMR)と三重化(TMR)以上の設計では,機能的な 面で大きな違いがある.

DMR は,同一回路2つによって構成されるため,比較 する処理結果は2つである.両者の不一致判定にり,故障 検出は可能だが,故障回路の特定はできないため,故障の 隠蔽機能を持たない設計である.一方,TMR は回路3つ によって構成されるため,比較する処理結果は3つである. 処理結果の多数決により,単一回路の故障に対する隠蔽機 能を持つと同時に,不一致判定によって故障回路を把握で きる.

2.3 細粒度設計

細粒度設計 [6] は,図2に示すように,ある機能を実現 する大きな回路を,複数の細かな回路に分割する設計手法 である.耐故障手法ではないものの,故障による影響範囲 を狭めることができるため,他の設計手法と併せて用いら れることが多い.

永久故障の復旧では,予備回路と交換するという対応が とられるため,故障箇所を高い精度で特定する必要がある. TMR の場合,故障回路の特定は可能であるが故障箇所の 特定はできないため,故障回路に対して別途故障診断を行 う方法が取られる.細粒度設計の TMR では,細分化され た回路単位で故障を検出できるため,故障診断時のオー バーヘッドを削減できる.

3. 誤り訂正符号による耐故障設計

3.1 誤り訂正符号

誤り訂正符号 [7], [8] は、ディジタル信号に誤りが発生 した際のビット変化を検出し、正しく訂正する符号化技術 の一つである.一般的な用途としては、記憶装置やディジ タル通信等の信頼性を高めるために用いられる.基本的な 原理は、元のディジタル情報(以降、元情報と称する)に 基づいた冗長ビットを付加することで符号語を生成し、記 憶装置への書き込みや通信を行う.この符号語に対して復 号処理を行うことで、符号語に発生した誤りの検出や訂正 を行うと共に、元情報を取得する.

一般的に、誤り訂正符号はブロック符号と畳み込み符号



図3 誤り訂正符号の分類.

Fig. 3 Classification of error correction codes.

の二種類に大別される.また,それぞれにランダム誤りに 強い符号とバースト誤りに強い符号があるため,図3のよ うに分類できる.

ブロック符号と畳み込み符号について説明する.ブロッ ク符号は、一定のビット長(ブロック)を基準とした符号 化手法であり、ブロック符号で用いる符号語の符号長は、 元情報のビット長 k に検査符号 m ビットを加えた n ビッ トとなる.また、ブロック単位で復号処理を行うため短時 間での処理が可能である.符号長 n、元情報のビット長 k、 誤り訂正可能ビット数 t のブロック符号を (n,k)、あるい は (n,k,t) のブロック符号といい、ブロック符号の多くは、 元情報に検査符号を付加した図 4 のような構成になって いる.

一方の畳み込み符号は、元情報を連続したビット列とし て考え、現在の入力ビットと過去に入力された数ビット から符号語を生成する.畳み込み符合の符号化処理では、 図 5(a)のような符号化器を用い、現在の入力ビットと符号 化器の内部状態 x, yによって符号語 v, vが決定される. 元情報のビット長 k は任意であり、k に応じて符号長 n も 決定されるため、符号化や復号処理に長い時間を要する場 合もある.畳み込み符合の符号化処理は、現在の入力ビッ トと符号化器の内部状態によって決定されるため、図 5(b) のような状態遷移図やトレリス線図で表される.

ランダム誤りとバースト誤りについて説明する. ランダ ム誤りは, 誤りの出現頻度に極端な偏りがなく, 散発的, あ るいは単独的に発生するような性質を持っている. 一方の バースト誤りはランダム誤りとは対照的に, 誤りの出現頻 度に極端な偏りがあり, 集中的に発生する箇所とまったく 発生しない箇所がはっきり分かれているような性質を持っ ている.

誤り訂正符号による誤り検出・訂正の例として, ハミン グ符号 [9] での処理を以下で説明する.

ハミング符号は,1ブロック当たり1ビットの誤り検出 と訂正を行うことのできる誤り訂正符号である.ハミング 符号の元情報のビット長 k と符号長 n は,式 (1) によって 決定される.

$$k = n - m, \quad n = 2^m - 1.$$
 (1)



図 4 (n,k)のブロック符号の構成. Fig. 4 Configuration of (n,k) block code.



図 5 畳み込み符号の符号化処理例. Fig. 5 An examples of convolutional code generation.



(b) バースト誤り

図 6 ランダム誤りとバースト誤りの例.



ここで, m は任意の整数を表す.

ハミング符号の符号化および復号化処理には、0か1を 要素に持つ検査行列 H と生成行列 G という2 種類の行列 を用いる.検査行列はm 行n 列の行列であり、すべての 要素が0の行や列がなく、かつ各行および各列が相違であ るという条件がある.上記の条件を満たす行列であれば、 任意の行列を用いることが可能であるが、生成行列の決定 を容易にするため、一般的には式(2)に示す組織行列と呼 ばれる行列を用いる場合が多い.式(2)の I_m は $m \times m$ の 単位行列であり、A は $m \times k$ の任意の行列である。

$$H = [A \ I_m]. \tag{2}$$

一方の生成行列 G は,式 (3) の条件を満たす非零の行列 である.

$$H G^{\top} = G H^{\top} = 0. \tag{3}$$

ここで、 G^{\top} は生成行列Gの転置を表す.

検査行列と同様に,式(3)の条件を満たす行列であれば 任意の行列を用いることが可能であるが,検査行列 H が 組織行列の場合,生成行列 G は式(4)に示す行列になる.

$$G = [I_k \ A^\top]. \tag{4}$$

ハミング符号における符号語は、元情報と生成行列 G との乗算によって生成される. 誤り検出は、符号語と検査行列の転置行列 H^{\top} の乗算による復号処理の結果を用いて行う. なお、各行列計算で行われる加算はすべて排他的論理和を用いる.

符号化前の元情報を X とし,符号化処理によって生成 される符号語を Y とした場合, Y は式 (5) で求めることが できる.

$$Y = X \ G. \tag{5}$$

復号処理は,検査行列の転置行列との乗算を行うことと, 式 (3) の条件から式 (6) となる.

$$Y H^{\top} = X G H^{\top} = 0.$$
(6)

*Y*に1ビットの誤りが発生した場合の符号語を*Y*'とした場合,*Y*'は式 (7)で求めることができる.

$$Y' = X \ G \oplus e_i. \tag{7}$$

ここで, e_i はiビット目のみ1である単位ベクトルを表す. Y'に対し復号処理を行った結果は式(8)となる.復号結果が0ではないため,誤りが発生していることが分かる.

$$Y' H^{\top} = (X G \oplus e_i) H^{\top} = e_i H^{\top} = e_i H^{\top} \neq 0.$$
 (8)

H は各行各列が相違であることから,復号結果は発生 した誤りの箇所によって異なることとなるため,ハミング 符号は1ビットの誤り検出および訂正が可能な符号と言え る.また,ハミング符号は誤り検出だけであれば2ビット までの誤り検出が可能な符号でもある.

Yに2ビットの誤りが発生した場合の符号語 Y" は式 (9) で表すことができ,その復号結果は式 (10) となる.

$$Y'' = X \ G \oplus e_i \oplus e_j. \tag{9}$$

$$Y'' H^{\top} = e_i H^{\top} \oplus e_i H^{\top}.$$
⁽¹⁰⁾

この時, $e_i \neq e_j$ であるため H^{\top} の任意の 2 つの行の排他的 論理和をとることになるが, H^{\top} の各行は相違であるため 結果が零ベクトルになることはなく, 誤り検出が可能であ ることが分かる.ただし, H^{\top} の各行は 0 ベクトル以外の すべての要素を含むため, 2 ビットの誤り時の復号結果は 式 (11) となる.

$$e_i H^\top \oplus e_j H^\top = e_k H^\top. \tag{11}$$

式 (11) は見かけ上式 (8) と区別することができず,2ビッ ト誤りを1ビット誤りと誤認する結果となるため,2ビッ トの誤り検出と1ビットの誤り訂正を両立させることは出 来ない.

拡張ハミング符号は、ハミング符号の符号語に偶数パリ ティビットを加えることで、2ビットの誤り検出と1ビッ トの誤り訂正を同時に行うことのできる誤り訂正符号であ る. 誤りが発生していない場合、復号後のパリティビット は0になるが、誤りが発生した場合は発生した誤りの数 だけ値が反転する.そのため、誤り検出時にパリティビッ トが1の場合は、1ビットの誤りとしてハミング符号の復 号結果に従って誤り訂正を行うことができる.また、パリ ティビットが0の場合は2ビット誤りであるため、復号結 果による訂正を行うことは出来ないと判断できる. 誤りが 検出されていないにも関わらずパリティビットが1である 場合は、パリティビットに対する1ビットの誤りが発生し たと判断できるため、パリティビット自身の誤り検出およ び訂正も可能である.

4. 誤り訂正符号による故障検出と誤り訂正

演算器故障による演算結果の誤りを訂正する場合,符号 語生成時には演算結果を用いることが考えられる.また, 訂正可能な誤りは式 (8)のように符号語に発生したものだ けである.そのため,演算結果を式 (5)の元情報 X として 生成された符号語では,演算器の故障を検出することはで きない.

この問題を解決するにあたって,ブロック符号の構造に 着目する.ブロック符号の符号語 Y の構造は,元情報 X に 検査符号 z を付加した,式 (12)の形で表すことができる.

$$Y = [X \mathbf{z}]. \tag{12}$$

故障のない状態で得られるはずの演算結果に対応する検 査符号 z をあらかじめ用意しておくことで,演算器の故障 検出を行うことのできる符号語の生成が可能となる.

演算器に故障が発生していないとき,入力 x に対する演 算 f の結果 y は式 (13) として表すことができる.

$$\mathbf{y} = f(\mathbf{x}). \tag{13}$$

また,この演算結果 y に対応した検査符号 z は生成行列 による乗算 g で表すと式 (14) で表すことができる.

$$\mathbf{z} = g(\mathbf{y}). \tag{14}$$

式 (13) と式 (14) から,検査符号 z は式 (15) として表す ことができ,入力から検査符号を直接生成できる.

$$\mathbf{z} = g(f(\mathbf{x})). \tag{15}$$



Fig. 7 Block diagram of proposed method.

本手法では、入力と検査符号の対応を事前に把握し、入 力から検査符号を直接生成する検査符号生成器を設計す る.対象の演算器に対応した検査符号生成器を併設し、演 算器による演算結果と検査符号を並行して算出すること で、演算器における故障に対応可能な符号語を生成する. また、符号語を復号することで演算器の故障検出を行うと 共に、誤り訂正による故障隠蔽を行う.本手法での回路構 成を図7に示す.本手法により設計される回路では、次の ような処理が行われる.

- 演算器と冗長符号生成器に入力データを送り、演算結果と冗長符号を復号器に送る。
- 復号器で演算結果と冗長符号を連結して符号語を作成し、これを復号することで誤り検出を行う. 誤りが検出された場合、故障があると判断できる.
- 復号結果を誤り訂正器に送り、演算結果の訂正を行うことで正しい値を出力する.なお、誤りがない場合は特になにも行わない.

5. 評価実験

5.1 実験内容

提案手法の定量的な評価を行うため,設計ツールを用い て回路の設計および耐故障シミュレートを行う.評価する 項目は,設計回路の面積規模の比較,故障の検出・隠蔽機 能の確認の2点である.

設計回路の面積規模の評価は、対象となる各演算装置に 対し、提案手法および TMR により設計した回路を比較す ることで行う.比較に用いる演算装置には、乗算器、デマ ルチプレクサ、ALUの3種を用い、設計した回路に使用さ れる論理セル数を比較する.なお、乗算器には図8に示す 4ビット乗算器を用い、デマルチプレクサには入力1ビッ ト、制御信号3ビット、出力8ビットのものを用いる.ま た、ALUにはSTMicroelectronics 社製の4ビット ALUで ある74HC181 [10] を用いる.



Fig. 8 An example of a multiplier.



図 9 検証実験用の回路図例. Fig. 9 An example circuit diagram for evaluation.

故障の検出・隠蔽機能の確認では,提案手法により設計 された回路の演算装置と復号器の間に疑似故障生成器を追 加する.疑似故障生成回路によって演算結果に誤りを付加 することで,演算器の疑似的な故障を発生させる.この誤 りを提案手法により設計された回路が正しく検出・隠蔽が できるかを確認する.なお,疑似故障の発生は宇宙環境下 を想定した故障発生率を元に行う [11] [12] [13].

故障生成回路を追加した例として,4ビット乗算器を対 象とした場合の回路構成図を図9に示す.図9中の太線で 囲まれた回路ブロックが疑似故障生成器であり,その左上 部が冗長符号生成器,左下部が4ビット乗算器である.ま た,故障生成回路の右隣りは復号器であり,復号器の右隣 りが誤り訂正器である.

5.2 実験環境

提案手法および TMR による設計と耐故障シミュレー ションは, Xilinx 社の FPGA 設計開発ツールである Vivado Design Suite を用いて行う. また,設計言語には Verilog HDL を使用し,実装対象となる FPGA には Virtex-7 を想

表1 実装環境の諸元.

Table 1Experiment environments.

設計ツール	Vivado Design Suite 2014.3
対象 FPGA	Virtex-7 (XC7V585T FFG1157 $- 2L$)
設計言語	Verilog HDL
対象回路	4 ビット乗算器
	8 ビット出力デマルチプレクサ
	4ビット ALU
誤り訂正符号	(8,4) ハミング符号

定する.実験環境の諸元を表1に示す.

5.3 回路規模の比較

各対象回路に対し,提案手法によって設計された4ビッ ト乗算器,8ビット出力デマルチプレクサ,4ビットALU の回路図を図 10,図 11,図 12にそれぞれ示すと共に, TMRと各設計での回路規模の比較を図 13に示す.

図 10 に示した 4 ビット乗算器は,大きく 4 つの回路ブ ロックから構成されており,左から乗算器,冗長符号生成 器,復号器,誤り訂正器となっている.また,図 11 で示し た 8 ビット出力デマルチプレクサや図 12 で示した 4 ビッ ト ALU も同様の構成となっている.なお,回路図によっ て配線や回路ブロック内部の構成などの差異が存在する が,これは Vivado Design Suite による設計回路の最適化 を行った結果であり,耐故障機能や面積規模への影響はな かった.

図 13 から,4ビット乗算器および4ビットALUの場合, 提案手法による設計はTMR による設計の約 83% の面積 規模となっていることが確認できる.しかし,8ビット出 力デマルチプレクサを対象とした場合,提案手法による設 計がTMR による設計の約 129% の面積規模となり,回路 規模が増大している.

この原因として,提案手法によって設計された冗長符号 生成器や復号器と対象演算器との相対的な面積規模の差が 挙げられる.誤り訂正符号における検査符号は,対象とな る演算器の出力ビット数と誤り訂正能力に比例して増加す る傾向にある.今回の実験では,各演算器の出力ビット数 や用いた符号の誤り訂正能力は同じであるため,対象演算 器の異なる実験であっても,検査符号生成器の面積規模は 同程度になっている.しかし,対象演算器自体の面積規模 は各々であり,特にデマルチプレクサは比較的小規模な演 算器である.そのため,相対的に検査符号生成器などは大 規模な回路となり,面積規模の増加につながったと考えら れる.

5.4 耐故障機能の検証

耐故障機能の検証に関しては,耐故障シミュレーション の結果である波形図を元に説明する.波形図では,横軸に



図 10 提案手法による 4 ビット乗算器の回路図. Fig. 10 Circuit diagram of multiplier by proposed method.



図 11 提案手法による 8 ビットデマルチプレクサの回路図.





図 12 提案手法による 4 ビット ALU の回路図. Fig. 12 Circuit diagram of ALU by proposed method.



Fig. 13 Circuit size of each design.

時間をとり, 左端の列 name に示す各変数の値を表している. 各変数はそれぞれ表 2 に示す役割を持っている.

耐故障機能の確認については,一例として乗算器による 実験結果を図 14 と図 15 に示す.図 14 では,疑似故障を 表す ERROR と故障検出を表す ERROR_SIGNAL に注目する.

	· ····································
変数名	説明
CLKS	演算器や冗長符号生成器などの制御信号群.
INPUT	演算器や冗長符号生成器への入力.
	演算器毎にビット数や各ビットの役割は異なる.
ERROR	疑似故障による誤り箇所.
SEED	疑似故障生成用の乱数.
TMP	
ADD_ERROR	故障による誤りを含む演算結果.
	$\texttt{ADD_ERROR} = \texttt{TLUE_RESULT} \oplus \texttt{ERROR}$
ENCODE_RESULT	生成された符号語.
DECODE_RESULT	符号語の復号結果.
ERROR_CORRECTED	復号後の誤り訂正処理の結果.
ERROR_SIGNAL	故障の検出結果.
TRUE_RESULT	故障による誤りがない場合の演算結果.

表 2 波形図における各変数の説明. Table 2 Variables in waveform diagram.



図 14 故障検出機能の確認. Fig. 14 Simuration for fault detection.

図 14 の縦線は, ERROR [2] が0から1に更新される瞬間で あり,この直後に ERROR_SIGNAL [0] が0から1に更新され る.このように,故障検出機能は ERROR と ERROR_SIGNAL の対応を見ることで確認できる.

図 15 では, 誤り訂正による故障隠蔽機能に関わる各 変数に注目する. 図 15 の縦線は, INPUT が 00111000 か ら 00111001 に更新される瞬間であり, 同時に ERROR が 00100000 に更新されている. INPUT が 00111001 に更新さ れるため, 正しい出力は 00011011 に更新されるはずであ るが, 縦線の段階では各処理が行われていないため ERROR_ CORRECTED は更新前の出力である 00011000 を示している. しかし, 次の更新後には 00011011 を示しているため, 正 しい出力であることが確認できる. 故障隠蔽機能に関して は, ERROR_SIGNAL が故障を示している際の TRUE_RESULT と ERROR_CORRECTED が一致しているかを見ることで確認 できる.

各図中では,更新のタイミングが1サイクル遅れている 変数も確認できる.これは,各回路の処理結果を次のサイ クルで取得する同期設計を行った影響であり,実際の処理 は CLKsの更新に応じて段階的に行われる.



図 15 故障隠蔽機能の確認. Fig. 15 Simuration for error correction.

6. おわりに

劣悪な環境下での長期稼働を想定した機器において,耐 故障設計は必須である.特に宇宙環境下で稼働する機器の 設計においては,宇宙放射線による高い故障確率に対する 耐故障設計と,総重量や消費電力量を考慮した設計とを両 立させる必要がある.細粒度設計と併せた TMR は,耐故 障設計として最も優秀とされる手法であるが,粒度を細か くするほど故障判定回路を増設する必要があり,細粒度化 に伴って相対的に回路が大規模化するという問題点がある.

本稿では、省面積設計と耐故障設計の両立を目的とし、 誤り訂正符号の一種であるブロック符号に着目することで、 対象の演算器に合わせた検査符号生成器を併設する耐故障 設計法を提案した.また、回路設計ツールである Vivado Design Suite を用いて提案手法と TMR によって設計され る回路を Verilog HDL を用いてそれぞれ実装することで回 路規模の比較を行い、耐故障シミュレートを行うことで耐 故障機能の検証を行った.

回路規模の比較実験の結果から、4ビット乗算器および 4ビットALUを対象とした設計では、TMRに比べ回路規 模を約83%に抑えることができた.また、耐故障機能の検 証実験により入力、符号語、出力の各対応を確認し、すべ ての設計回路において故障検出および故障隠蔽による耐故 障機能を有していることを示した.しかし、8ビット出力 デマルチプレクサを対象とした設計では回路規模がTMR の約129%となり、回路規模が増大する結果となった.こ れは、提案手法による設計の回路規模が訂正可能ビット数 と対象演算器の出力ビット数に依存する関係から、対象演 算器に対して提案手法により設計される回路が相対的に大 きくなり、TMRに比べ大規模化したと考えられる.

今後の課題としては,他の対象演算器の設計における回 路規模の検証,符号語の見直しによる小規模化や耐故障性 能の向上などが挙げられる.

参考文献

[1] 独立行政法人新エネルギー・産業技術総合開発機構:機
 械システム技術開発部.宇宙等極限環境における電子部

品の利用に関する研究開発,2014.

- [2] Stroud-C. Emmert, J. and Abramovici-M. Skaggs, B. Dynamic fault tolerance in fpgas via partial reconfiguration. In *Field-Programmable Custom Computing Machines*, 2000 IEEE Symposium on.
- [3] Jie Han, J. Gao, Pieter Jonker, Yan Qi, and J.A.B. Fortes. Toward hardware-redundant, fault-tolerant logic for nanoelectronics. *Design Test of Computers, IEEE*, Vol. 22, No. 4, pp. 328–339, July 2005.
- [4] Vanderkulk-W. Lyons, R. E. The use of triplemodular redundancy to improve computer reliability. *IBM Journal of Research and Development*, Vol. 6, No. 2, pp.200–209, 1962.
- [5] Pettit-D. E. Patterson D. W. Nielsen K. E. Xiaoyin Yao Holbert K. E. Clark L. T. Hindman, N. D. High speed redundant self-correcting circuits for radiation hardened by design logic. In *Radiation and Its Effects on Components and Systems (RADECS)*, 2009 European Conference on, pp. 465–472, Sept 2009.
- [6] A. DeHon and H. Naeimi. Seven strategies for tolerating highly defective fabrication. *Design Test of Computers*, *IEEE*, Vol. 22, No. 4, pp. 306–315, July 2005.
- [7] 今井秀樹, 岩垂好祐, 宮川洋共著. 符号理論. コンピュー タ基礎講座/駒宮安男 [他] 編, No. 18. 昭晃堂, 1973.
- [8] 憲一宮. 衛星通信工学. ラテイス, 丸善, 新版, 1972.
- R. W. Hamming. Error detecting and error correcting codes. *Bell System Technical Journal*, Vol. 29, No. 2, pp. 147–160, 1950.
- [10] Philips semiconductors. data sheet 74hc/hct181.
 入 手 先 (http://pdf. datasheetcaralog. com/datasheet/74HC181N3. pdf) (2015.02.10).
- [11] 道家忠義. 放射線工学. 電気学会大学講座 / 電気学会編. 電気学会, 1971.
- [12] 奥田治之.スペースアストロノミー.現代天文学講座, 第 12 巻. 宇宙の観測; 2.恒星社厚生閣, 1982.
- [13] 晃関口.放射線計測概論.原子力工学シリーズ, No. 9. 東京大学出版会, 1979.